

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-244560

(43)Date of publication of application : 07.09.2001

(51)Int.Cl. H01S 5/16

(21)Application number : 2000-053760

(71)Applicant : SONY CORP

(22)Date of filing : 29.02.2000


(72)Inventor : HIRATA SHOJI
NARUI HIRONOBU

(54) SEMICONDUCTOR LIGHT EMITTING DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a manufacturing method of semiconductor light emitting devices by which the device provided with a window structure can be obtained easily without requiring a high-level of processing technique.

SOLUTION: This manufacturing method is for the semiconductor devices constituted by arranging semiconductor light emitting elements on a substrate 1. By patterning a first multilayered film 16 deposited on a substrate 1, a groove pattern P is formed, which is provided with a wide width part W1 having a wider opening width compared with that of each narrow width part W2 on both sides of the part W1. While covering the groove patterns P, a second multilayered film 26 is formed by epitaxial growth, in which an N-type second lower clad layer 22, a second active layer 23, a P-type second upper clad layer 24 and a P-type cap layer 45 are laminated in order. By patterning the cap layer 45, a current injection layer 25a is laid on the second multilayered film 46 in the groove pattern P and extended along the longitudinal direction of the groove pattern P.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-244560

(P2001-244560A)

(43) 公開日 平成13年9月7日 (2001.9.7)

(51) Int.Cl.⁷

H 0 1 S 5/16

識別記号

F I

H 0 1 S 5/16

テーマコード(参考)

5 F 0 7 3

審査請求 未請求 請求項の数 7 O L (全 9 頁)

(21) 出願番号 特願2000-53760(P2000-53760)

(22) 出願日 平成12年2月29日 (2000.2.29)

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 平田 照二

東京都品川区北品川6丁目7番35号 ソニー株式会社内

(72) 発明者 成井 啓修

東京都品川区北品川6丁目7番35号 ソニー株式会社内

(74) 代理人 100086298

弁理士 船橋 國則


Fターム(参考) 5F073 AA74 AA87 BA05 CA04 CB02
DA22 EA28

(54) 【発明の名称】 半導体発光装置の製造方法及び半導体発光装置

(57) 【要約】

【課題】 高度なプロセス技術を必要とすることなく簡便に窓構造を備えた半導体発光装置を得ることができる製造方法を提供する。

【解決手段】 基板1上に半導体発光素子を設けてなる半導体発光装置の製造方法であって、基板1上に成膜した第1多層膜16をパターンニングすることによって、両側の狭幅部W2と比較して開口幅の広い拡幅部W1を備えた溝パターンPを形成する。溝パターンPを覆う状態で、基板1上にn型の第2下部クラッド層22、第2活性層23、p型の第2上部クラッド層24、及びp型のキャップ層45が順次積層された第2多層膜26をエピタキシャル成長によって形成する。キャップ層45をパターンニングすることで、溝パターンP内における第2多層膜46上に、溝パターンPの延設方向に沿って電流注入層25aを延設する。



【特許請求の範囲】

【請求項 1】 基板上に半導体発光素子を設けてなる半導体発光装置の製造方法であって、

前記基板上に成膜した材料層をパターニングすることによって、拡幅部とこの両側に設けられた当該拡幅部よりも開口幅の狭い狭幅部を備えた溝パターンを形成する工程と、

前記溝パターンを覆う状態で、前記基板上に下部クラッド層、活性層及び当該下部クラッド層と異なる導電型の上部クラッド層が順次積層された多層膜を形成する工程と、

前記溝パターン内における前記多層膜上に、当該溝パターンの延設方向に沿って電流注入層を延設する工程とを行うことを特徴とする半導体発光装置の製造方法。

【請求項 2】 請求項 1 記載の半導体発光装置の製造方法において、

前記溝パターンを前記多層膜で覆う前に、当該溝パターンにおける拡幅部底面の基板表面を狭幅部よりも低く掘り下げることを

を特徴とする半導体発光装置の製造方法。

【請求項 3】 請求項 1 記載の半導体発光装置の製造方法において、

前記溝パターンを構成する材料層は、前記基板上に設けられた他の半導体発光素子を構成する多層膜からなることを特徴とする半導体発光装置の製造方法。

【請求項 4】 基板上に半導体発光素子を設けてなる半導体発光装置であって、

下部クラッド層、活性層、及び当該下部クラッド層と異なる導電型の上部クラッド層が前記基板側から順次積層された多層膜パターンと、

前記多層膜パターンの両端間に亘って当該多層膜パターン上に設けられた一条の電流注入層とを備え、

前記活性層は、前記電流注入層の延設方向における両端部側の膜厚が中央部の膜厚よりも薄く構成されていることを特徴とする半導体発光装置。

【請求項 5】 請求項 4 記載の半導体発光装置において、

前記電流注入層の延設方向と略垂直を成す前記多層膜パターンの幅方向側に、当該多層膜パターンの両端部分の幅を制限する凸状パターンが設けられていることを特徴とする半導体発光装置。

【請求項 6】 請求項 5 記載の半導体発光装置において、

前記凸状パターンは、前記基板上に設けられた他の半導体発光素子を構成する多層膜パターンからなることを特徴とする半導体発光装置。

【請求項 7】 請求項 4 記載の半導体発光装置において、

前記多層膜パターン下における前記基板の表面が、前記電流注入層の延設方向の両端部よりも中央部のほうが低

く形成されていることを特徴とする半導体発光装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体発光装置の製造方法及び半導体発光装置に関し、特に活性層を備えた多層膜を有する半導体発光素子を基板上に設けてなる半導体発光装置の製造方法及びこの方法によって得られた半導体発光装置に関する。

【0002】

【従来の技術】CD (Compact Disk)、DVD (Digital Versatile disk) などの光学記録媒体に対する書き込み (記録) や読み取り (再生) に用いられる光学ピックアップ装置には、半導体発光装置が搭載されている。

【0003】図 7 (1) の平面図及びこの A-A' 断面に相当する図 7 (2) の断面図には、この半導体発光装置の一構成例を示す。この図に示す半導体発光装置は、同一基板 101 上に発光波長の異なる第 1 の半導体レーザ L101 及び第 2 の半導体レーザ L201 を搭載してなる。これらの半導体レーザ L101、L201 は、それぞれ、下部クラッド層 102、202、量子井戸構造の活性層 103、203、下部クラッド層と異なる導電型の上部クラッド層 104、204 が積層された多層膜パターン P101、P201 と、この上部に形成された各電流注入層 105、205 とで構成されている。

【0004】このような半導体発光装置を製造するには、先ず、例えば GaAs (ガリウム-砒素) からなる基板 101 上に、第 1 の半導体レーザ L101 を構成する AlGaAs (アルミニウム-ガリウム-砒素) 系材料からなる多層膜をエピタキシャル成長させる。その後、この多層膜をパターニングすることによって、基板 101 上に複数本の第 1 多層膜パターン P101 を所定間隔で形成する。この際、各第 1 多層膜パターン P101 は 150 μ m 程度の均等幅に形成される。その後、第 2 の半導体レーザ L201 を構成する AlGaInP (アルミニウム-ガリウム-インジウム-リン) 系材料からなる多層膜を基板 101 上にエピタキシャル成長させ、次いでこれをパターニングすることによって第 1 多層膜パターン P101 間に一定線幅を有する第 2 多層膜パターン P201 を形成する。

【0005】次に、各多層膜パターン P101、P201 の最上層のエピタキシャル層をパターニングすることによって、各第 1 多層膜パターン P101 の最上部にこの延設方向に沿った 1 条の電流注入層 105 を形成し、各第 2 多層膜パターン P201 の最上部にこの延設方向に沿った 1 条の電流注入層 205 を形成する。これによって、各多層膜パターン P101、P201 の活性層 103、203 内に電流狭窄層 (いわゆるストライプ) 103a、203a が形成される。しかる後、各 1 本の第 1 多層膜パターン P101 と第 2 多層膜パターン P201 とを一組にして基板 101 を分割し、次いで、多層膜

パターンP101、P202及び基板101をその延設方向に対して垂直に劈開する。これによって、異なる発光波長を有する半導体レーザL102、L201を同一基板101上に搭載してなる半導体発光装置を得る。

【0006】このようにして得られた半導体発光装置は、多層膜パターンP101、P202の両端面を劈開面とすることで、活性層103、203が共振器構造となり、ここで発生させた発光光が共振されて劈開面から取り出される。

【0007】ところが、このような構成の半導体発光装置においては、活性層103、203の劈開面付近における界面準位、熱ハケの悪さ、光密度の高さなどにより、この劈開面付近のバンドギャップが中央領域のバンドギャップよりも小さくなるといった問題がある。このため、特にAlGaInP系材料からなる半導体レーザでは、ストライプ203aの中央付近で発生した発光光が劈開面付近で吸収され易く、多量の発熱や、最高発振出力の制限、さらには端面破壊を引き起こす要因になっていた。

【0008】そこで、活性層の劈開面付近のバンドギャップを上昇させる、いわゆる窓構造が提案されている。この窓構造を有する半導体発光装置は、バンドギャップの高い材料で多層膜パターンの劈開面側を埋め込んだ構成のものや、多層膜パターンの劈開面側端部に不純物を拡散させ、活性層の超格子構造を壊してバンドギャップを上げた構成のものに二分される。

【0009】

【発明が解決しようとする課題】ところが、このような構成の窓構造を形成するには、工程が複雑になると共に、高精度のプロセス技術が必要とされるため、半導体発光装置の製造コストの増加や歩留まりの低下を招く要因になっている。

【0010】例えば、赤色レーザ光を発振する半導体発光装置を形成する場合、劈開面付近の活性層に不純物としてZn（亜鉛）を拡散させている。ところが、Znは活性層内で非発光センサを作りやすく、発光領域に存在すると劣化の原因になり信頼性を損なう要因になる。このため、拡散させるZnの量は、劈開面付近ではバンドギャップを高めるために多めに設定されるものの、発光領域である活性層の中央領域にはほとんど拡散させてはならない。したがって、Znの拡散領域と拡散距離とを精密に制御するための高度なプロセス技術が必要とされるのである。

【0011】そこで、本発明は、高度なプロセス技術を必要とすることなく簡便に窓構造を設けることが可能な半導体発光装置の製造方法及びこれによって得られる半導体発光装置を提供することを目的とする。

【0012】

【課題を解決するための手段】このような目的を達成するための本発明の半導体発光装置の製造方法は、基板上

に半導体発光素子を設けてなる半導体発光装置の製造方法であって、次のように行うことを特徴としている。まず、基板上に成膜した材料層をパターンニングし、拡幅部とこの両側に設けられた当該拡幅部よりも開口幅の狭い狭幅部を備えた溝パターンを形成する。次に、この溝パターンを覆う状態で、基板上に下部クラッド層、活性層及び当該下部クラッド層と異なる導電型の上部クラッド層が順次積層された多層膜を形成する。その後、溝パターン内における多層膜上に、当該溝パターンの延設方向に沿って電流注入層を延設する。

【0013】このような製造方法では、拡幅部を備えた溝パターンを覆う状態で多層膜を形成するため、この溝パターン内に形成される多層膜は、拡幅部における各層の膜厚が、その両側の狭幅部における各層の膜厚よりも厚く形成される。これは、狭幅部と比較して拡幅部により多くの成膜原料が供給されること（供給律速）や、狭幅部へ供給された成膜原料が溝パターンのエッチング側壁上部における異常膜成長のためにより「喰われ」易いことに起因している。したがって、拡幅部に形成された多層膜部分を中央部とし、その両側の狭幅部に形成された多層膜部分を端部として多層膜をパターンニングすることで、両端部の膜厚が中央部よりも薄い活性層を有する、すなわち活性層における両端部のバンドギャップが中央部よりも高い窓構造を有する半導体発光装置が得られる。

【0014】また、本発明の半導体発光装置は、上述のようにして得られた半導体発光装置であり、基板上には、下部クラッド層、活性層、及び当該下部クラッド層と異なる導電型の上部クラッド層が順次積層された多層膜パターンが設けられ、この多層膜パターン上には、多層膜パターンの両端間に亘って一条の電流注入層が設けられている。そして、活性層は、電流注入層の延設方向における両端部側の膜厚が中央部の膜厚よりも薄く構成されているものであることを特徴としている。

【0015】

【発明の実施の形態】以下、本発明の半導体発光装置及びその製造方法の実施形態を、図面に基づいて詳細に説明する。

【0016】（第1実施形態）図1乃至図3は、本発明の第1実施形態を説明するための平面図及びそのA-A'断面図、B-B'断面図及びC-C'断面図であり、ここでは、異なる波長の半導体レーザ（第1レーザ及び第2レーザ）を同一基板上に搭載してなる半導体発光装置に本発明を適用した実施形態を、その製造方法から順に説明する。

【0017】まず、図1に示すように、例えばGaAsのような化合物半導体からなるn型の基板1を用意する。この基板1は、GaAsの結晶面に対して傾斜角（OFF角）を持たせた表面を有するいわゆるOFF基板であることとする。ここでは、GaAsの（001）

面を結晶方位〔011〕または〔011 $\bar{1}$ 〕（ただし（一）は反転を意味する論理否定記号であることとする）方向に3度から15度程度、好ましくは10度のOFF角を持たせた表面を有するOFF基板を用いることとする。

【0018】そして、この基板1の表面上に、n型のAlGaAsからなるバッファ層（図示省略）を介して、AlGaAsからなるn型の第1下部クラッド層12、単層または多層のAlGaAsからなる量子井戸構造（発振波長780nm帯域）の第1活性層13、AlGaAsからなるp型の第1上部クラッド層14、及びGaAsからなるp型の第1キャップ層15を順次積層してなる第1多層膜16を形成する。また、ここでの図示は省略したが、必要に応じて、第1下部クラッド層12と第1活性層13との間にはこれらの中間組成のガイド層を設け、第1活性層13と第1上部クラッド層14との間にはこれらの中間組成のガイド層を設けることとする。これらの各層の形成は、例えばMOVPE法（MOVPE: Metal Organic Vapor Phase Epitaxial growth）のようなエピタキシャル成長法によって行う。

【0019】次に、第1レーザとして残す領域上にレジストパターン（図示省略）を形成し、これをマスクに用いた硫酸系の無選択エッチング、及びフッ酸系のAlGaAs選択エッチングなどのウェットエッチングにより、第1レーザ領域以外の領域において第1キャップ層15～下部第1下部クラッド層12及びバッファ層までをエッチング除去する。

【0020】これによって、AlGaAsのような3元系材料を用いた複数条の第1多層膜パターン16aを形成すると共に、この第1多層膜パターン16a間に溝パターンPを形成する。この溝パターンPは、幅の広い拡幅部W1と、これよりも幅の狭い狭幅部W2とで構成され、溝パターンPの延設方向における拡幅部W1の両側に、狭幅部W2が設けられることとする。この拡幅部W1は、各半導体発光装置の形成領域に1個所づつ設けられるようにする。このため、第1多層膜パターン16aの側壁は、幅方向に張り出した部分を備えた形状に成形される。そして、この溝パターンP内に、第2レーザを形成する領域の基板1表面を露出させる。

【0021】以上の後、拡幅部W1の底面となる基板1表面のみを露出させる形状のレジストパターン（図示省略）を基板1上に形成し、このレジストパターンをマスクに用いて基板1表面をエッチングする。これによって、拡幅部W1に露出する基板1の表面部分を狭幅部W2よりも低く掘り下げる。この際のエッチング深さdは、次に形成される多層膜における活性層が、溝パターンP内における拡幅部W1と狭幅部W2とで同じ高さになるように設定されることとする。

【0022】次に、図2に示すように、第1多層膜パターン16a及び溝パターンPを覆う状態で、GaAs上

にInGaP（インジウム・ガリウム・リン）を積層させてなるn型のバッファ層（図示省略）を形成した後、このバッファ層を介して、基板1上に、例えばAlGaInPからなるn型の第2下部クラッド層22、単層または多層のInGaPからなる量子井戸構造（発振波長650nm帯域）の第2活性層23、AlGaInPからなるp型の第2上部クラッド層24、及びGaAsからなるp型の第2キャップ層25を順次積層させ、AlGaInPのような4元系材料を用いた第2多層膜26を形成する。また、必要に応じて、第2下部クラッド層22と第2活性層23との間にはこれらの中間組成のガイド層を設け、第2活性層23と第2上部クラッド層24との間にはこれらの中間組成のガイド層を設けることとする。これらの各層の形成は、例えばMOVPE法のようなエピタキシャル成長法によって行う。

【0023】しかる後、図3に示すように、第2多層膜26の第2レーザとして残す領域上、すなわち、第1多層膜パターン16a間の溝パターンP上にレジストパターン（図示省略）を形成し、これをマスクに用いた硫酸系のキャップエッチング、リン酸塩酸系の4元選択エッチング、塩酸系の分離エッチング等のウェットエッチングにより、第2レーザ領域以外の領域の第2多層膜26部分をエッチング除去する。これによって、第1多層膜パターン16a間に、これら第1多層膜パターン16aに対して分離させた第2多層膜パターン26aを形成する。

【0024】次に、レジストパターン（図示省略）によって第1多層膜パターン16a及び第2多層膜パターン26aの電流注入領域となる部分を保護した状態で、第1キャップ層15及び第2キャップ層25をエッチングする。これによって、第1キャップ層15をパターンニングしてなる第1電流注入層15a、及び第2キャップ層25をパターンニングしてなる第2電流注入層25aを形成する。これらの電流注入層15a、25aは、各多層膜パターン16a、26aに沿って延設され、これによって、電流注入層15a下方の第1活性層13部分に一条のストライプ13aを設け、電流注入層25a下方の第2活性層23内に一条のストライプ23aを設ける。

【0025】以上の後、ここでの図示は省略したが、多層膜パターン16a、26aに対して絶縁性を保って電流注入層15a、25aに接続させる状態でTi（チタン）/Pt（プラチナ）/Au（金）のようなp型の電極を形成し、さらにn型の基板1に接続させる状態でAuGe（金-ゲルマニウム）/Ni（ニッケル）/Au（金）のようなn型の電極を形成する。

【0026】次に、例えば、隣り合わせて設けられた第1多層膜パターン16aと第2多層膜パターン26aとが一组になるように、電流注入層15a、25a間において基板1を分割する。

【0027】その後、第2多層膜パターン26aが形成

された溝パターンPの狭幅部W2の中央において、電流注入層15a、25aの延設方向と交差する方向に、基板1、第2多層膜パターン26a及び第1多層膜パターン16aを劈開する。これによって、図中平面図の二点鎖線で示す領域a毎に分割された各半導体発光装置を完成させる。

【0028】このようにして得られた半導体発光装置は、第1活性層13を備えた第1レーザと、この第1活性層13とは組成の異なる第2活性層23を備えた第2レーザとを有する2波長レーザになる。

【0029】以上のような製造方法によれば、図2を用いて説明したように、第1多層膜パターン16aによって構成された拡幅部W1を備えた溝パターンPを覆う状態で、第2多層膜26が形成される。

【0030】ここで、図4には、平面基板上に成膜された4元系材料を用いた第2多層膜(GaAsからなる第2キャップ層を含む)の各部における膜厚の測定値と、溝パターンを有する基板上に成膜された4元系材料を用いた第2多層膜(GaAsからなる第2キャップ層を含む)の溝パターン内各部における膜厚の測定値とを示す。尚、成膜条件は同一に設定した。このグラフに示すように、成膜条件が同一であっても、平面基板上においては溝パターン内のよりも膜厚の厚い成膜が行われており、開口幅の広い面上に、より厚く4元系の多層膜の成膜が行われることがわかる。これは、開口幅の広い部分により多くの成膜原料が供給されること(供給律速)や、開口幅が狭くエッチング側壁がより近くに配置される部分においては、エッチング側壁の上部での異常膜成長に伴い成膜原料が「喰われ」易いことに起因している。

【0031】このことから、上述したように、拡幅部W1を備えた溝パターンPを覆う状態で形成された第2多層膜26は、図2のA-A'断面図に示したように、溝パターンP内部において、拡幅部W1における膜厚が狭幅部W2における膜厚よりも厚く成膜されることが分かる。そして、第1実施形態においては、図3の平面図及びA-A'断面図中二点鎖線に示したように、この第2多層膜26からなる第2多層膜パターンP2を、拡幅部W1内に形成された部分が中央部になり狭幅部W2内に形成された部分が端部となるように劈開している。このため、このように劈開された第2多層膜パターン26aを備えた第2レーザは、両端部の膜厚が中央部の膜厚よりも薄い活性層23、すなわち、両端部の膜厚が薄くバンドギャップの大きな活性層23を有する窓構造を備えたものとなる。

【0032】しかも、この第1実施形態においては、図1を用いて説明したように、溝パターンPの拡幅部W1の底部を狭幅部W2よりも深さdだけ掘り下げている。このため、図2を用いて説明した第2多層膜26の形成工程において、拡幅部W1と狭幅部W2における第2下

部クラッド層22の成膜時の膜厚差によってこの段差

(深さd)を埋め込むようにすることで、拡幅部W1と狭幅部W2において第2活性層23をほぼ同一高さに成膜することが可能になる。したがって、第2活性層23の中央部分の発光領域で生じた発光光を、損失なく端部の劈開面に直線的に導き、効率良く共振させることが可能になる。

【0033】以上のように、この第1実施形態によれば、高精度のプロセスを追加することなく、ラフな位置合わせによる溝パターンPの形成と言った簡便な工程の追加のみによって、一方の半導体レーザ(第2レーザ)に窓構造を設けてなる2波長の半導体発光装置を得ることができる。この際、特に安定した発光光を取り出しにくい4元系(AlGaInP)の半導体レーザに窓構造を設けたことで、4元系の半導体レーザからも安定した発光光を得ることが可能になる。

【0034】尚、第1実施形態においては、本発明を2波長の半導体発光装置に適用した場合を説明したが、本発明は単一発光波長の半導体発光装置を製造する場合にも適用可能である。この場合、第1実施例において3元系(AlGaAs)の第1レーザを構成するために形成した第1多層膜パターンを、単なる凸状パターンとして形成すれば良いのである。次の第2実施形態においては、このような製造方法の実施の形態を説明する。

【0035】(第2実施形態)図5乃至図6は、本発明の第2実施形態を説明するための平面図及びそのA-A'断面図、B-B'断面図及びC-C'断面図であり、ここでは、同一の発光波長を有する複数または単数の半導体レーザを同一基板上に搭載してなる半導体発光装置に本発明を適用した実施形態を、その製造方法から順に説明する。

【0036】まず、図5に示すように、第1実施形態と同様のGaAsからなるn型のOFF基板(基板)1を用意する。そして、この基板1の表面上に、例えば膜厚3μm程度のAlGaAsからなる複数の凸状パターンPaを配列形成する。そして、これらの凸状パターンPaの形成によって、基板1上に第1実施形態と同様の溝パターンPを設ける。ただし、この凸状パターンPaによって構成される複数の溝パターンPは、その拡幅部W1同士において隣り合う溝パターンPと連通していても良い。このような場合、各凸状パターンPaは、図示したように二点鎖線部分が除去された島状のパターンとして形成されることとする。

【0037】その後、第1実施形態と同様に、溝パターンPの拡幅部W1に露出する基板1の表面部分をエッチングして狭幅部W2よりも低く掘り下げる。この際のエッチング深さdは、次に形成される多層膜における活性層が、溝パターンP内における拡幅部W1と狭幅部W2とで同じ高さになるように設定されることとする。

【0038】以上の後、図6のA-A'断面図に示すよ

うに、基板1上に、例えば第1実施形態における第2多層膜と同様の構成の多層膜46を形成する。すなわち、GaAs上にInGaPを積層させてなるn型のバッファ層（図示省略）を介して、AlGaInPからなるn型の下部クラッド層42、単層または多層のInGaPからなる量子井戸構造の活性層43、AlGaInPからなるp型上部クラッド層44、及びGaAsからなるp型のキャップ層45を順次積層させた、4元系の多層膜46を形成する。また、必要に応じて、下部クラッド層42と活性層43との間にはこれらの中間組成のガイド層を設け、活性層43と上部クラッド層44との間にはこれらの中間組成のガイド層を設けることとする。これらの各層の形成は、例えばMOVPE法のようなエピタキシャル成長法によって行う。

【0039】しかる後、図6の各図に示すように、多層膜のレーザとして残す領域上、すなわち、凸状パターンPa間の溝パターンP上にレジストパターン（図示省略）を形成し、これをマスクに用いた硫酸系のキャップエッチング、リン酸塩酸系の4元選択エッチング、塩酸系の分離エッチング等のウェットエッチングにより、レーザ領域以外の領域の多層膜46部分をエッチング除去する。これによって、凸状パターンPaによって形成された溝パターンP内に、多層膜パターン46aを形成する。

【0040】次に、第1実施形態と同様に、キャップ層45をパターニングしてなる電流注入層45aを多層膜パターン46aの最上部に形成し、これによって電流注入層45a下方の活性層43部分に一条のストライプ43aを形成する。

【0041】以上の後、第1実施形態と同様に、ここでの図示は省略した電極を形成し、さらに、基板1上に形成された複数条の多層膜パターン46aを1条ずつまたは複数条づつに分割する状態で基板1を分離分割する。

【0042】その後、溝パターンPの狭幅部（W2、図5参照）の中央において、電流注入層45aの延設方向と交差する方向に、多層膜パターン46aを劈開する。これによって、図中平面図の二点鎖線で示す領域aに分割された各半導体発光装置を完成させる。

【0043】このようにして得られた半導体発光装置は、図5を用いて説明したように、凸状パターンPaによって構成された拡幅部W1を備えた溝パターンPを覆う状態で、半導体レーザを構成するための多層膜46が形成される。このため、この半導体発光装置は、第1実施形態の半導体発光装置における第2レーザと同様に、窓構造を備えたものとなる。

【0044】また、溝パターンPの拡幅部W1の底部を狭幅部W2よりも深さdだけ掘り下げている。このため、第1実施形態と同様に、活性層43をほぼ同一高さで成膜することが可能になり、発光光を損失なく端部の劈開面に直線的に導き、効率良く共振させることが可能

になる。

【0045】以上のように、この第2実施形態によっても、高精度のプロセスを追加することなく、ラフな位置合わせによる溝パターンの形成と言った簡便な工程の追加のみによって窓構造を有する半導体発光装置を得ることが可能になる。

【0046】尚、本発明は、アレイタイプの高出力の半導体レーザを備えた半導体発光装置の製造にも適用可能である。また、第1実施形態及び第2実施形態においては、AlGaInP系の4元系材料を用いて多層膜が構成された半導体発光素子を窓構造とする場合を説明したが、AlGaAs系の3元系材料を用いて多層膜が構成された半導体発光素子に窓構造を形成する場合や、GaN（ガリウム窒素）系材料またはZnSe（亜鉛セレン）系材料を用いて構成された半導体発光素子に窓構造を形成する場合にも適用可能であり、同様の効果を得ることができる。ただし、GaN（ガリウム窒素）系材料またはZnSe（亜鉛セレン）系材料を用いた半導体発光装置を製造する場合、クラッド層や活性層などの材質及びこれらのパターニングの際に用いられるエッチング液等は、適宜選択されたものを用いることとする。

【0047】

【発明の効果】以上本発明の半導体発光装置及びその製造方法によれば、拡幅部を備えた溝パターンを覆う状態で多層膜を形成することで各層の膜厚が部分的に異なる多層膜を得るようにしたことで、高精度のプロセスを追加することなく、溝パターンの形成と言った簡便な工程の追加のみによって窓構造を有する半導体発光装置を得ることが可能になる。この結果、窓構造を有する半導体発光装置の歩留まりの向上及び製造コストの削減を図ることができる。

【図面の簡単な説明】

【図1】第1実施形態を説明するための平面図及びその断面図（その1）である。

【図2】第1実施形態を説明するための平面図及びその断面図（その2）である。

【図3】第1実施形態を説明するための平面図及びその断面図（その3）である。

【図4】各基板上に成膜された4元系の多層膜の膜厚分布を示すグラフである。

【図5】第2実施形態を説明するための平面図及びその断面図（その1）である。

【図6】第2実施形態を説明するための平面図及びその断面図（その2）である。

【図7】従来の半導体発光装置の一例を説明する断面図である。


【符号の説明】

1…基板、12…第1下部クラッド層、13…第1活性層、14…第1上部クラッド層、15a…第1電流注入


層、16…第1多層膜、16a…第1多層膜パターン、
22…第2下部クラッド層、23…第2活性層、24…
第2上部クラッド層、25a…第2電流注入層、26…
第2多層膜、26a…第2多層膜パターン、42…下部

クラッド層、43…活性層、44…上部クラッド層、4
5a…電流注入層、46…多層膜、46a…多層膜パ
ターン、P…溝パターン、Pa…凸状パターン、W1…拡
幅部、W2…狭幅部


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



【図 7】

